随着内存及非内存半导体器件朝着高集成度、高频化、小型化和低功耗方向发展，传统的基于引线键合的封装工艺已难以应对，因此迫切需要基于 TSV（Through Silicon Via，硅通穿电极）的新型封装技术。
开发用于 300mm 半导体基板的高深宽比（High Aspect Ratio）TSV 溅射（Sputter）设备并实现其商业化。主要用于在 TSV 内部填充电极之前沉积阻挡层（Barrier，如 Ta）和种子层（Seed，如 Cu）。
主要技术内容和性能指标：
深宽比 (Aspect Ratio)：目标 12:1，实际达成 12:1（CD: 3µm）。
台阶覆盖率 (Step Coverage)：底部（Bottom）≥ 12%，侧壁（Side）≥ 10%，实际均达成。
薄膜均匀性 (Film Uniformity)：≤ 3%（工艺模块）。
刻蚀均匀性 (Etch Uniformity)：≤ 5%（预清洗模块）
成功开发并构建了 TSV 溅射系统的整体布局，包括传送模块（TM）、EFEM、单晶圆去气模块（Single Degas Module）、预清洗模块（Pre-clean Module）以及 Ta/Cu 溅射模块。
引入了长投距溅射（LTS, Long Throw Sputtering）、4通道电磁铁（Side Magnetron）以及自电离等离子体（SIP）高功率技术，优化了金属薄膜在深孔内的淀积与回溅（Re-sputtering）工艺。
开发了适用于低温、高真空及 RF 的静电 Chuck（ESC），并完成了 AlN 陶瓷板的烧结成型工艺、组分开发及与主体（Body）的接合技术。
开发了针对圆形 Ta 和 Cu 靶材的 3D 磁控阴极数值模型，对磁场、电子轨迹及靶材侵蚀轮廓进行了模拟仿真与分析。
确保了 TSV 阻挡层与种子层的沉积特性，提取了相关工艺变量，并建立了和优化了沉积特性的计算机模拟（Simulation）模型。
